⑲ 日本国特許庁(JP)

① 特許出願公開

公開特許公報(A)

平1-128621

@int_Cl.4 H 03 L 7/08 識別記号

庁内整理番号 E-8731-5J

⑩公開 平成1年(1989)5月22日 ⋅

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

チャージポンプ回路

頤 昭62-286619 ②特

昭62(1987)11月13日 願 29出

伊発 明 老

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

四祭

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出

弁理士 伊東 忠彦 0代 理 人

神奈川県川崎市中原区上小田中1015番地

発明の名称

チャージポンプ回路

2. 特許請求の範囲

入力パルスによってコンデンサ(C)を充電及 び放電させ、入力パルス幅を電圧に変換して該コ ンデンサ(C)の端子(2)より取出すチャージ ポンプ回路において、

電源端子間に上記コンデンサ(C)と直列接続 された電視吐出し定電洗額(Tri)と、該電視 吐出し定電液源(Trょ) の定電液(I) と等し い定電波(1)に設定されていて上記コンデンサ (C)の両端子間に並列接続された2系統の電流 吸込み定電筬額(Trィ)(Trs)とを設け、

更に、充電を必要とする時共にオフとされて上 記載液吐出し定電接額(Tr:)の定電液(I) を上記コンデンサ(C)に流して充環させ、放電 を必要とする時共にオンとされて上記電旋吐出し 定電波類(Tri)及び上記2系統の電放吸込み 定電波森(Trょ)(Trs)の定電疫(I)を 以て上記コンテンサ(C)を放電させる、上記2 系統の電視吸込み定電流源(Tr4)(Trs) に対応して設けられた2系統のスイッチ(Trょ) (Trs)を設けてなることを特徴とするチャー ジボンプ回路。

3. 発明の詳細な説明

(原要)

入力パルス榀に応じた大きさの電圧を得るチャ - ジボンプ回路に関し、

高速動作が可能になることを目的とし、

電额鎖子間にコンデンサと直列投続された電流 吐出し定電筬額と、電筬吐出し定電液源の定電液 と等しい定電機に設定されていてコンデンサの両 塩子園に並列接続された2系統の電流吸込み定電 **彼 歃 とを 設 け 、 更 に 、 充 電 を 必 要 と す る 時 共 に オ** フとされて電流吐出し定電流源の定電液をコンデ

図与しない。 8 1 . 8 2 はアップパルスによって動作する N チャンネルMOSFETで、トランジスタT 「 2 及び定電流源 6 a に投続されている。 9 1 . 9 2 はダウンパルスによって動作する N チャンネルMOSFETで、トランジスタT 「 1 及び定電波級 6 a に接続されている。その他の構成は前記実施例と同様である。

次に動作について説明する。アップ時、アップパルスによってFET8」がオン、FET8」がオフされる。
これと同時に、ダウンパルスによってFET9」
がオン、FET9」がオフとされ、トランジスタ
Tr」がオフされる。トランジスタTr」により
こ電波が流れてコンデンサCが充電される。

一方、アップ及びダウンのいずれでもない時、 前記実施例と同様にしてトランジスタTr』をオ ン、トランジスタTr』をオフとし、オープン状 態とする。

一方、ダウン時、アップパルス(アップ時と逆

81.91を小形にでき、又、スイッチング時の 負荷となる浮遊容量を小さくでき、これにより、 定電波類 6 a 関の動作が遮断されずに衛圧短幅が 小になるので、この点からも高速化を図り得る。

更に、定電筬額6aのトランジスタ10のペースとトランジスタ11のエミッタとの間にNチャンネルMOSFET12(電源Vccを印加されることにより、常時オン)を設けたため、そのオン抵抗により、トランジスタ10のペースとトランジスタ11のエミッタとを直接接続した構成に比して、FET8ェ・9ェのオン抵抗による定電級設差を補償し得る。

(雅明の効果)

以上説明した如く、本発明によれば、アップパルス及びダウンパルスで直接動作するトランジスタをNPNトランジスタで構成し将、PNPトランジスタによる定題族類をスイッチング動作させていた従来回路に比して高速動作が可能であり、高速Pしし回路等に適している。

極性)によってFET8」がオフ、FET8」がオンされ、トランジスタTr」がオンされる。これと同時に、ダウンパルス(アップ時と逆極性)によってFET9」がオフ、FET9」がオンされ、トランジスタTr」がオンされる。トランジスタTr」・Tr」には夫々定電放棄6aによる定電流1」・1」が流れ、コンデンサCが放電される。

このものは、アップパルス及びダウンパルスによるスイッチング素子としてNチャンネルHOSFET 81.91を用いているので、このような回路の成でFET81.91の代りにNPNトランジスタのといるにはなるで、FET82.92はなく、がここに流れる電波をこれがない場合(【】)に比して「ノカFEと小さくできる(ここに、トFE T 82.7 の電波 増齢率である)。 従って、FET82.7 の電波 増齢率である)。 従って、FET82.7 92 がない場合に比して FET 82.7 92 がない場合に比して FET 82.7 92 がない場合に比して FET

4. 図面の簡単な説明

第1図は本発明の原理図、

第2図は本発明回路の一実施例の回路図、 第3図は本発明回路の他の実施例の回路図、 第4図は従来の回路図である。

図において、 2 はダウンパルス発生器、 4 は出力増子、 6 , 6 a は定電流源、

7はアップパルス発生器、

81,82,91,92,12はNチャンネル MOSFET、

10.11.Tr.・TR, はトランジスタ を示す。

特許出額人 富 士 透 株式会社 代 理 人 弁理士 伊 束 忠 i



よってスイッチTrょ。Tr;はオンとされ、、定電流源Trょ。Tr;の夫々の定電洗の和と定電 洗顔Trょの定電洗との差電洗してコンデ切の サCが放電され、出力電圧が下降する。この切ん 定電洗頭Trュ. Trょ。Tr;はアッパルス たびダウンパルスによるスイッチングになる す、スイッチングが行なわれるのはスイッチ Trょ。Trょである。このような関広に高さ とにより、スイッチTrょ,Trょに一般に高さ 動作に適しているNPNトランジスタを用い得る。

(実施例)

第2図は本発明回路の一実施例の回路図を示す。 同図中、6はカレントミラー回路構成の定電洗剤で、単に定電洗剤を波すのみで、従来回路のようにスイッチング動作に関与しない。TFiはカレントミラーにより定電洗剤として動作するトランを放す電洗型は、TF;はカレントミラーにより定電洗額6に従って夫々定電洗12.11を放す

次にアップ及びダウンのいずれでもない時、アップバルス発生器 7 からはしレベルのアップバルス、ダウンバルス発生器 2 からはドレベルのウンバルスが夫々発生する。これにより、トランジスタ T 「」はオフ、トランジスタ T 「」はオン、トランジスタ T 「」はオン、トランジスタ T 「」が流れる。このはオープを介して定電 版 I」・I」が流れる。この場合、電 版 I。 一 I」 ~ O となり、オープン状態が実現する。

ー方、ダウン時、アップパルス発生器 7 からし レベルのアップパルスが発生されると、トランジ アップパルス、ダウンパルスによって直接動作する回路はスイッチTF。、TF』。TF』。 TF,であり、ともに応答逸度が早く、かつ、 級差の少ないNPNトランジスタにて構成されている。PNPトランジスタ下F』はともにスイッチング動作に関与しない。

次に動作について説明する。先ず、アップ時、アップパルス発生器でからHレベルのアップパルスが発生されると、トランジスタTre はオン、トランジスタTre はオン、トランジスタTre はオフされる。一方、ダウンパルス発生器2からはHレベルのダウンパルスが

スタT r 。 はオフ、トランジスタT r . 』はオンされる。一方、ダウンパルス発生器 2 からはしレベルのダウンパルスが発生されるので、トランジスタT r . 」はオンされる。これにより、トランジスタT r . 」 T r . 」 T r . 」 T r . 」 を介して定電次 T r . 」 トランジスタT r . 」 たった を介して定電次 して定電次 l . 」 が夫々次れ、コンデンサ C は l 。 ー l . 」 c る定電次を以て放電される。

このように本実施例では、アップパルス及びダウンパルスで直接動作するトランジスタTC。・TC2。 TC1、 TC7 をNPNトランジスタで構成したので、第4図に示す従来回路に比して高速動作が可能(数nsec程度)であり、高速のPLL回路に適用し得る。

第3図は本発明回路の他の実施例の回路図を示す。同図中、6 a は定間換額で、前記実施例の定置換額6に相当するもので、前記実施例と同様、単に定置後1を流すのみで、スイッチング動作に

ンサに流して充電させ、放電を必要とする時共に オンとされて電流吐出し定電流源及び2系統の電 次吸込み定電波頭の定電液を以てコンデンサを放 電させる、2系統の電流吸込み定電流源に対応し て設けられた2系統のスイッチを設けた構成とす న .

(産業上の利用分野)

本発明は、入力パルス概に応じた大きさの電圧 を得るチャージボンプ回路に関する。

チャージポンプ回路は、アップパルスにて平滑 用コンデンサを充電し、ダウンパルスにて平滑用 コンデンサを放電してパルス入力に応じた大きさ の電圧を得るもので、例えば、PLL(フェーズ ・ロックド・ループ)回路の位相比較回路の出力 と電圧制抑発振器(VCO)との間に設けられ、 位相比較誤差出力を電圧に変換する。

(従来の技術)

第4図は従来のチャージポンプ回路の一例の回

定電波源3がオフされる。

一方、アップ及びダウンのいずれでもない期間 (オープン期間)、トランジスタQ2 , Q3 を共 にオフにし、コンデンサCの充電及び放電が行な われないようにする。

この場合、アップパルス及びダウンパルスの各 パルス欄がコンデンサC、抵抗の時定数より十分 小さい場合、アップパルス及びダウンパルスの各 パルス幅に比例して出力電圧が変化する。

(発明が解決しようとする問題点)

上記従来回路は、定電流級3において、一般に 応答速度が遅く(アップ信号が有効となるまで 100nsec 程度必要)、かつ、誤差を生じ易い (一般にPNPトランジスタの電流増幅率は制御 性が悪い)PNPトランジスタをスイッチングし て用いているため、高速のPLL回路には実用的 でない問題点があった。

本発明は、高速動作が可能なチャージボンプ回 路を提供することを目的とする。

路図を示す。アップ時、アップパルス発生器1か らのし レベルのアップパルスにて トランジスタ Qı がオフ、トランジスタQz がオンされ、一方、 ダウンパルス発生器2からのHレベルのダウンパ ルスにてトランジスタロ、がオン、トランジスタ Qı がオフされる。トランジスタQz のオンによ ってPNPトランジスタで構成される電流吐出し 定電波取るがオンされ、平滑用コンデンサCは定 電波源3の定電波!」で充電されて出力端子4よ り次第に上昇する出力電圧が取出される。

一方、ダウン時、アップパルス発生器1からの HレベルのアップパルスにてトランジスタQ i が オン、トランジスタQェがオフされ、一方、ダウ ンパルス発生器2からのしレベルのダウンパルス にてトランジスタQ, がオフ、トランジスタQ, がオンされる。トランジスタQ: のオンにより、 コンデンサCはトランジスタQ:を介して電液吸 込み定電波類5の定電波【1を以て放電され、出 力煤子4より次第に下降する出力電圧が取出され る。このとき、トランジスタQ』のオフにより、

(問題点を解決するための手段)

第1図は本発明回路の原理図を示す。 同図中、 Tr.」は電流吐出し定電流源(トランジスタ)で コンデンサCと電源端子間に直列に接続されてい る。Tr4. Tr5 は電旋吐出し定電流源下 г・ の定電流と等しい定電流に設定された2系統の電 **筬吸込み定電筬源(トランシスタ)であり、コン** デンサCに並列接続されている。Trょ、Trょ は、充電を必要とする時共にオフとされて電流吐 出し定電流源TPiの定電流をコンデンサCに流 して充電させ、放電を必要とする時共にオンとさ れて上記2系統の電流吸込み定電流源下です。 Trsの定電液を以てコンデンサCを放電させる

2 系統のスイッチ (トランジスタ) である。

(作用)

アップ時、アップパルスによってスイッチ Trょ、Trょ はオフされ、定電焼頭Tr の定 電流上によってコンデンサCが充電され、出力電 圧が上昇する。一方、ダウン時、ダウンパルスに

